#### PARTIAL TRANSLATION

# JAPANESE EXAMINED PATENT PUBLICATION NO. 4-3552 January 23, 1992

5

10

15

20

25

### (57) Claim

1. A driver circuit for an active matrix type liquid crystal display device, said liquid crystal display device comprising a pair of substrates sandwiching a liquid crystal, one of said pair of substrates comprising a plurality of data lines, a plurality of gate lines, MOS transistors, and pixels all of which being formed thereon, said liquid crystal display device wherein said plurality of data lines and said plurality of gate lines are arrayed in a matrix, said MOS transistors are disposed at the points of intersection of the data lines and the gate lines, said driver circuit comprising a data side driver circuit connected to said plurality of data lines and a gate side driver circuit connected to said plurality of gate lines, said driver circuit for an active matrix type liquid crystal display device characterized in that: said data side driver circuit comprises first analog switches connected to said respective data lines, first connecting lines each connected to at least two of said first analog switches, capacitors and second analog switches both connected to said respective first connecting lines, video signal input terminals connected to said respective second analog switches, a first shift register for controlling said first analog switches, and a second shift register for controlling said second analog switches; video signals received by said video signal input terminals are such that the signal from said first shift register operate said first analog switches and the signal from said second shift register operates said second analog switches, whereby the video signal is supplied to said data lines; the signals from the second shift register and from said first shift register respectively operate said second analog

30

switches and said first analog switches for prescribed periods of time at prescribed cycles; the points of time at which said first and second analog switches start to operate for prescribed periods of time are synchronized; and the period of time in which said first analog switches are turned on in response to the signal from said first shift register is longer than the period of time in which said second analog switches are turned on in response to the signal from said second shift register.

#### 平4-3552@特 許 公 報(B2)

Mint. Cl. 5

識別記号

庁内整理番号

2000公告 平成4年(1992)1月23日

G 09 G 1/133 G 02 F

550

8621-5G 8806-2K

発明の数 1 (全5頁)

60発明の名称

アクテイプマトリクス型液晶表示装置の駆動回路

顧 昭57-193815 创符

❷公 期 昭59-83198

②出 顧 昭57(1982)11月4日 @昭59(1984)5月14日

長谷川 和正 個発 明 者 の出 願 人

長野県諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号 セイコーエブソン株式

会社

弁理士 鈴木 喜三郎 四代 理 人

给 野 幹夫 審査官

外1名

1

#### の特許請求の範囲

1 一対の基板間に液晶が狭持され、該一対の基 板の一方の基板にはマトリクス状に配列された複 数本のデータ線と複数本のゲート線、該データ線 スタと画素が形成されてなるアクテイプマトリク ス型液晶表示装置の該複数本のデータ線と接続さ れてなるデータ側駆動回路と、該複数本のゲート 線と接続されてなるゲート側駆動回路とからなる アクテイプマトリクス型液晶表示装置の駆動回路 10 晶表示装置の駆動回路。 において、該データ側駆動回路は、該複数本のデ - 夕線の各々に接続されてなる第1のアナログス イツチ、該第1のアナログスイツチの少なくとも 2個以上を接続してなる第1の接続線、該第1の 接続線の各々に接続されてなる容量及び第2のア 15 ナログスイツチ、該第2のアナログスイツチの 各々に接続されてなるビデオ信号入力端子、該第 1のアナログスイツチを制御する第1のシフトレ ジスタ、該第2のアナログスイツチを制御する第 信号入力端子に入力されたビデオ信号は、第1の シフトレジスタの信号により第1のアナログスイ ツチを、第2のシフトレジスタからの信号により 第1のアナログスイツチを動作させて、データ線 タと該第1のシフトレジスタからの信号は一定時 間、一定周期でそれぞれ該第2のアナログスイツ

2

チと該第1のアナログスイツチを動作させるもの であり、該第1及び第2のシフトレジスタの信号 により一定時間該第1及び第2のアナログスイツ チが動作を開始する時間は同期してなり、かつ該 と該ゲート線の交点に配置されたMOSトランジ 5 第1のシフトレジスタからの信号により該第1の アナログスイツチを一定時間オンする時間は、該 第2のシフトレジスタからの信号により該第2の アナログスイッチを一定時間オンする時間よりも 長いことを特徴とするアクテイプマトリクス型液

#### 発明の詳細な説明

本発明はアクテイブマトリクス型液晶表示装置 特にアクテイプマトリクス型液晶画像表示装置の 駆動回路に関する。

アクテイプマトリクス型液晶表示装置は、複数 本のゲート線、該ゲート線と直交する複数本のデ ータ線及びゲート線とデータ線との各交点付近に 形成された複数個のMOSトランジスタより成る アクティブマトリクス基板と、該アクテイプマト 2のシフトレジスタで構成されてなり、該ビデオ 20 リクス基板に対向する共通電極との間に液晶を介 設して成るものである。アクテイブマトリクス基 板としては、単結晶シリコン基板上にMOSトラ ンジスタアレイを形成したもの、あるいは透明基 板上に薄膜MOSトランジスタアレイを形成した に供給されるものであり、該第2のシフトレジス 25 もの等があり、前記アクテイブマトリクス基板を 用いたアクテイブマトリクス型液晶表示装置、特 にアクテイブマトリクス型液晶画像表示装置を製 作する試みが、近年盛んに行われている。

前記複数のゲート線はゲート側駆動回路に接続 され、前記複数のデータ線はデータ側駆動回路に 接続されている。従来、データ線の配線をアルミ ニウムもしくはアルミニウム合金のような、比抵 5 抗の小さい材料で行う場合は、データ線充放電の 時定数が小さいため、データ側駆動回路に容量を 付加する必要はなかつた。

第1図にその例を示す。同図において101は ゲート線、データ線及び画素アレイによつて構成 10 から見ても、実用には適さない。また、当然のこ されるアクティブマトリクス型液晶表示装置で、 102, 103, 104等はゲート線、105, 106, 107等はデータ線、111, 112, 113等は画素である。また、114はシフトレ ジスタから成るゲート側駆動回路、121,12 15 可能とし、小型で性能の優れたアクテイプマトリ 2, 123, 124, 125等はアナログスイツ チ、126はデータ線に印加されるビデオ信号の 入力端子、131は前記アナログスイツチの開閉 を制御するるシフトレジスタであり、前記アナロ タ131とによつてデータ側駆動回路が構成され ている。アナログスイツチ121乃至125等 は、ビデオ信号をサンプルホールドする働きをし ており、一つのアナログスイツチが導通する時間 は最大lusec程度に制限される。

第2図は一画素を示したものである。 同図にお いて201は液晶、202はMOSトランジスタ、 203はゲート線、204はデータ線である。

ところで、データ線の比抵抗が大きくなると、 なる。このため、第1図のような駆動回答で比抵 抗の大きなデータ線を駆動しようとすると、アナ ログスイッチの導通時間内にデータ線が完全には 充放電されないため、画像表示が非常に困難とな ため、第2図における液晶201の電極間の電位 差も小さくなり、黒色に見える筈のものが白つぼ い灰色に見えたりする。

その場合考えられるのは、各々のアナログスイ アナログスイツチが開いた後も該容量の放電によ りデータ線の充電を行い、電圧降下を防ぐ事であ る。しかし各々のデータ線に容量を付加した場 合、データ線の本数と同数の容量が必要となるた

め、データ側駆動回路の棄子数が増大する。素子 数の増大したデータ側駆動回路を集積回路にした 場合、該集積回路の面積が大幅に増大する。液晶 表示装置の主な用途は、小型で低消費電力の電子 機器への適用であるため、前述の駆動回路の素子

数増大、即ち集積回路面積の大幅な増大は致命的 な欠点となる。実際、容量の1個あたりの面積を 0.07 減とすると、100個ある場合、容量群の面積 だけで7歳となつてしまい、集積回路製作費の面

とながら前述の小型化も満足しない。

本発明の目的は、データ側駆動回路に付加した 容量を効率的に利用することにより、少ない素子 数の駆動回路で、比抵抗の高いデータ線の駆動を クス型液晶表示装置の駆動回路を実現することに

本発明の要旨は、比抵抗の高い材料例えば、P 型もしくはN型の拡散層、ITO等の透明導電膜 グスイツチ群121乃至125等とシフトレジス 20 層、シリコン薄膜層等)で形成されたデータ線を 駆動するため、付加した容量の前後段端子を適切 なクロツク信号で切り換えることにより、容量を 時分割多量使用して、一個の容量で複数本のデー 夕線の駆動を行うようにした点にある。

以下、実施例に基づいて本発明を詳細に説明す 25

第3図に本発明の実施例を示し、第4図に第3 図の駆動回路の各部の印加波形を示す。第3図は データ側駆動回路において、容量 4個ですべての データ線に電荷を充放電する時の時定数も大きく 30 データ線を駆動している例で、300はゲート線 データ線及び画素アレイによつて構成されるアク ティブマトリクス型液晶表示装置で、301万至 306はゲート線、307乃至318は比抵抗が アルミニウムより高い材料(例えば、拡散層、透 る。例えば、データ線における電圧降下が著しい 35 明導電膜、シリコン薄膜等)で形成されたデータ 線、319乃至323等は第2図に示した画素、 331はシフトレジスタより成るゲート側駆動回 路、332はアナログスイツチ341乃至352 の開閉を制御するシフトレジスタ、333はアナ ツチ121乃至125等の直後に容量を付加し、40 ログスイツチ381乃至384の開閉を制御する シフトレジスタ、334乃至337は付加した容 量、501乃至504は341乃至352のアナ ログスイッチの少なくとも2個以上、334万至 337の容量、及び381乃至384のアナログ

6

スイツチを接続してなる第1の接続線、該第1の 接続線の各々に接続されてなる容量及び第2のア ナログスイツチ、338はデータ線に印加される ビデオ信号の入力端子、361乃至372はシフ トレジスタ332の出力端子、391万至394 5 はシフトレジスタ333の出力端子である。33 2乃至394で、データ側駆動回路が構成されて いる。第4図で401, 402, 403, 404 はそれぞれシフトレジスタ333の各出力端子3 91, 392, 393, 394の出力信号を示し 10 7を40PF、アナログスイッチ3381乃至38 ており、405, 406, 407, 408, 40 9, 410, 411, 412はそれぞれシフトレ ジスタ332の各出力端子361,362,36 3, 364, 365, 366, 367, 3680 出力信号を示している。出力信号がハイのときア 15 ナログスイツチは導通し、出力信号がローのとき アナログスイツチは非導通となるようになつてい る。入力端子338から入つきたビデオ信号は、 第4図のt,乃至t2の時間にアナログスイツチ38 1によつてサンプリングされ、容量334を充電 20 リクス状に配列された複数本のデータ線と複数本 L、tz以後の時間も334の放電によりデータ線 307を駆動する。時刻もになると、出力端子3 61の出力信号405がローとなり、アナログス イツチ341は非導通となり、容量334による データ線307の駆動は終了する。と同時に出力 25 路と、該複数本のゲート線と接続されてなるゲー 端子391及び365の出力信号401及び40 9がハイになり、アナログスイツチ381及び3 45が導通する。ts乃至tの時間にアナログスイ ツチ381によつてサンプリングされたビデオ信 号は容量334を充電し、アナログスイツチ34 30 端子と接続され、かつ複数の第2のアナログスイ 5 が導通するt.乃至tsの時間にデータ線3 1 1 を 駆動する。

以上述べたごとき動作の繰り返しによつて、容 量334はデータ線307,311 .....を、容 量335はデータ線308,312,……を、35 装置のデータ線にビデオ信号が充分印加され、デ 容量336はデータ線309,313 ......を、 容量337はデータ線310,314……をそ れぞれ駆動する。第4図より、容量4個を用いる ことにより、一本のデータ線を駆動している時間 は、容量を全く用いない場合の4倍となることが 40 形成されてなる配向膜をラピングする時に、ラビ わかる。付加する容量の個数を増やせば、一本の データ線を駆動する時間が増加する反面、必然的 にデータ側駆動回路の集積回路の面積も増加す る。従つて付加容量の個数を一本のデータ線に電

荷を充放電するのに要する時間の大小に応じて適 切に定めることによつて、最も容量が効率よく利 用でき、高性能で小型のデータ側駆動回路の集積 回路が実現される。該データ側駆動回路を用いる と、データ線に比抵抗の大きい材料を使つても、 データ線を駆動する時間が充分あり、またデータ 線における電圧降下も少なくなり、アクテイブマ トリクス型液晶表示装置の表示性能が著しく向上 する。実際、第3図において容量334乃至33 4によるビデオ信号のサンプリング時間を1µsec、 データ線のシート抵抗を100Ωとすると、データ 線が充放電を繰り返し、データ線の末端まで信号 が伝わる時間は3.4µsec程度、データ線における 電圧降下の割合は10%程度となり、充分実用に耐 え得るばかりか、非常に高性能なものになつた。 以上の如く、本発明のアクテイプマトリクス型 液晶表示装置の駆動回路は、一対の基板間に液晶 が挟持され、該一対の基板の一方の基板にはマト のゲート線、該データ線と該ゲート線の交点に配 置されたMOSトランジスタと画素が形成されて なるアクテイブマトリクス型液晶表示装置の該複 数本のデータ線と接続されてなるゲート側駆動回 ト側駆動回路とからなるアクテイプマトリクス型 液晶表示装置の駆動回路において、該データ側駆 勤回路は、少なくとも1個の容量を具備し、該容 量は第1のアナログスイツチを介してビデオ信号 ツチを介して該複数本のデータ線に接続されてな り、該容量と該第1のアナログスイツチの数は該 データ線と該第2のアナログスイツチよりも少な いことにより、アクテイプマトリクス型液晶表示 ― 夕線及びゲート線の配線材料を高抵抗材料であ るSiも使用することを可能にしたものである。上 述のデータ線及びゲート線の配線材料に高強度の Siを使用できることはデータ線及びゲート線上に ングによつて配線材料が破損してしまうことがな くなる。なお、アクテイブマトリクス型液晶表示

装置のデータ線及びゲート線に低抵抗のAIなど

を用いた場合においても、本発明の駆動回路を用

.7


いれば、データ線にビデオ信号がより充分印加さ れ、表示むらのない液晶表示装置の提供が可能と なる。


示装置及びその駆動回路を説明するための図。第 2回はアクテイブマトリクス型液晶表示装置の一 画素の構成を示した図。第3図及び第4図は本発 明の実施例を説明するための図。

## 図面の簡単な説明


第1図は従来のアクテイプマトリクス型液晶表 5

第1図









## 第4図

